Masing-masing kecepatan tinggi transceiver termasuk dua saluran, a pemancar dan a penerima. Pemancar dan penerima disusun dari a fisik pengkodean sublayer (PCS % 2c p-field si-cal coding sublayer) dan a fisik media tambahan sublayer (PMA % 2c physi-cal). media tambahan sublayer) terdiri dari dua bagian.
PCS termasuk hard-core logika implementasi dari digital fungsi dalam transceiver kompatibel dengan didukung protokol , transmisi saluran termasuk fase kompensasi FIFO% 2c byte serializer% 2c 8B % 2f10B encoder dan lainnya modul% 3b terima saluran termasuk kata aligner% 2c kecepatan pencocokan FIFO , 8B % 2f10B decoder% 2c byte deserializer% 2c byte sequencer% 2c fase kompensasi FIFO dan lainnya modul.
PMA termasuk analog sirkuit untuk I % 2fO buffers % 2c CDR % 2c serializer% 2fdeserializer (SER % 2fDES) % 2c dan dapat diprogram pra-penekanan dan pemerataan untuk mengoptimalkan serial data jalur kinerja.
Kapan perangkat transceiver saluran berfungsi% 2c output paralel data in the FPGA arsitektur ditransmisikan melalui pemancar PCS dan PMA% 2c dan akhirnya dikonversi ke serial data dan dikirim keluar. diterima input serial data ditransmisikan ke FP in a serial data format melalui the pemrosesan dari penerima PMA dan PCS ke membawa keluar the berikutnya langkah dari dari pemrosesan.